Verwandte Artikel zu H.264AVC编码器中分数...

H.264AVC编码器中分数像素运动估计的VLSI设计与FPGA验证 - Softcover

王, 庆春; 何, 晓燕

 
9786202411172: H.264AVC编码器中分数像素运动估计的VLSI设计与FPGA验证

Inhaltsangabe

在H.264/AVC视频编码器系统芯片的设计过程中,整个运动估计(Motion Estimation, ME)部分将决定着整个编码器的实时编码性能。整数像素运动估计(IME)模块主要完成多参考帧、大范围、粗精度的帧间匹配搜索;它可以采用快速搜索算法和高度的并行处理结构来满足编码器的实时运算需求;而对于分数像素运动估计(FME)模块,它是在整数像素运动估计的基础上,再对宏块的41×n个(n个参考帧)分割子块进行小范围、率失真优化(RDO)控制下、更高精度的1/2像素和1/4像素匹配搜索,并且还要根据41×n个分割子块的分数像素匹配搜索结果,完成宏块的最终编码模式的选取;以及宏块的帧间运动补偿。 因此,书中针对H.264/AVC的帧间编码算法和具体的编码系统设计需求,提出了分数像素运动估计(FME)基于流水的VLSI设计结构。再通过分析完成了整个FME模块的细致层次划分;同时,也依据面积与速度的平衡互换设计原则,对FME编码算法进行了适当的优化调整;完成了FME各个子模块的VLSI结构设计和相应的Verilog HDL代码编写和调试。最后在Altera公司的DE2开发板(Cyclone® II EP2C35F672C6 FPGA)上进行了FME模块的VLSI设计验证,验证的结果也表明了本设计的可行性。

Die Inhaltsangabe kann sich auf eine andere Ausgabe dieses Titels beziehen.

Über die Autorin bzw. den Autor

wang qing chun fu jiao shou duo nian lai zhu yao cong shi dian zi xi tong she ji FPGA SOPC fang xiang de ke yan he jiao xue gong zuo jin 3 nian lai xian hou zhu chi shan xi sheng jiao yu ting xiang mu 3 xiang an kang xue yuan ke yan xiang mu 1 xiang can yu an kang xue yuan yan jiu xiang mu 3 xiang gong kai fa biao xue shu lun wen 10 yu pian zhu chi an kang xue yuan jiao xue yan jiu xiang mu 2 xiang ceng duo ci zhi dao xue sheng can yu Altera ya zhou chuang xin she ji da sai quan guo da xue sheng dian zi she ji jing sai he bo chuang bei quan guo da xue sheng qian ru shi she ji da sai bing qu de jiao hao cheng ji bing zhi dao xue sheng wan cheng guo jia ji sheng ji da xue sheng ke ji chuang xin xiang mu gong 6 xiang

„Über diesen Titel“ kann sich auf eine andere Ausgabe dieses Titels beziehen.