Inhaltsangabe
Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.
Die Inhaltsangabe kann sich auf eine andere Ausgabe dieses Titels beziehen.
Über die Autorin bzw. den Autor
Chandra Shaker Arrabotu est actuellement professeur assistant au département d'ingénierie électronique et télématique de l'Institut G. Nararayanamma de technologie et de sciences (pour les femmes), à Hyderabad. Ses recherches portent sur l'Internet des objets, l'informatique multiaccès en périphérie, l'apprentissage automatique et les systèmes embarqués.
„Über diesen Titel“ kann sich auf eine andere Ausgabe dieses Titels beziehen.
Suchergebnisse für IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A...
Foto des Verkäufers
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Print-on-DemandAnbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Deutschland
Verkäuferbewertung 5 von 5 Sternen
Taschenbuch. Zustand: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo. 80 pp. Italienisch. Bestandsnummer des Verkäufers 9786206245759
Neu kaufen
EUR 43,90
EUR 23,00 Versand
Versand von Deutschland nach USA
Versand von Deutschland nach USA
Anzahl: 2 verfügbar
Foto des Verkäufers
IMPLEMENTAZIONE DI UN ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Print-on-DemandAnbieter: moluna, Greven, Deutschland
Verkäuferbewertung 4 von 5 Sternen
Zustand: New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Autor/Autorin: ARRABOTU CHANDRA SHAKERChandra Shaker Arrabotu lavora attualmente come professore assistente presso il Dipartimento di Ingegneria elettronica e telematica dell Istituto di tecnologia e scienza G. Nararayanamma (per le donne) di Hyder. Bestandsnummer des Verkäufers 947515223
Neu kaufen
EUR 35,62
EUR 48,99 Versand
Versand von Deutschland nach USA
Versand von Deutschland nach USA
Anzahl: Mehr als 20 verfügbar
Foto des Verkäufers
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Print-on-DemandAnbieter: buchversandmimpf2000, Emtmannsberg, BAYE, Deutschland
Verkäuferbewertung 5 von 5 Sternen
Taschenbuch. Zustand: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 80 pp. Italienisch. Bestandsnummer des Verkäufers 9786206245759
Neu kaufen
EUR 43,90
EUR 60,00 Versand
Versand von Deutschland nach USA
Versand von Deutschland nach USA
Anzahl: 1 verfügbar
Foto des Verkäufers
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Print-on-DemandAnbieter: AHA-BUCH GmbH, Einbeck, Deutschland
Verkäuferbewertung 5 von 5 Sternen
Taschenbuch. Zustand: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo. Bestandsnummer des Verkäufers 9786206245759
Neu kaufen
EUR 44,59
EUR 60,69 Versand
Versand von Deutschland nach USA
Versand von Deutschland nach USA
Anzahl: 1 verfügbar
Foto des Verkäufers
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Anbieter: preigu, Osnabrück, Deutschland
Verkäuferbewertung 5 von 5 Sternen
Taschenbuch. Zustand: Neu. IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI | Chandra Shaker Arrabotu (u. a.) | Taschenbuch | Italienisch | 2023 | Edizioni Sapienza | EAN 9786206245759 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu. Bestandsnummer des Verkäufers 127262016
Neu kaufen
EUR 39,35
EUR 70,00 Versand
Versand von Deutschland nach USA
Versand von Deutschland nach USA
Anzahl: 5 verfügbar