Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unità di elaborazione più grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalità di esecuzione. La modalità 1 è una modalità multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core può eseguire operazioni a 16 bit individualmente. In questa modalità le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalità 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unità di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalità è necessaria una comunicazione aggiuntiva tra i core. La modalità può cambiare dinamicamente; pertanto, questo processore può fornire multifunzionalità con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore è stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test.
Die Inhaltsangabe kann sich auf eine andere Ausgabe dieses Titels beziehen.
Ho conseguito un Master in Tecnologia presso il NIT Bhopal e una Laurea con lode in Tecnologia presso la RTU Kota. Attualmente sto lavorando su GPU (Graphical Processor Unit). Il mio campo di ricerca è l'architettura VLSI e l'elaborazione delle immagini.
„Über diesen Titel“ kann sich auf eine andere Ausgabe dieses Titels beziehen.
Anbieter: California Books, Miami, FL, USA
Zustand: New. Bestandsnummer des Verkäufers I-9786209233258
Anzahl: Mehr als 20 verfügbar
Anbieter: PBShop.store UK, Fairford, GLOS, Vereinigtes Königreich
PAP. Zustand: New. New Book. Shipped from UK. Established seller since 2000. Bestandsnummer des Verkäufers L2-9786209233258
Anzahl: Mehr als 20 verfügbar
Anbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Deutschland
Taschenbuch. Zustand: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Italienisch. Bestandsnummer des Verkäufers 9786209233258
Anzahl: 2 verfügbar
Anbieter: Majestic Books, Hounslow, Vereinigtes Königreich
Zustand: New. Print on Demand. Bestandsnummer des Verkäufers 407928331
Anzahl: 4 verfügbar
Anbieter: Books Puddle, New York, NY, USA
Zustand: New. Bestandsnummer des Verkäufers 26405258708
Anzahl: 4 verfügbar
Anbieter: Biblios, Frankfurt am main, HESSE, Deutschland
Zustand: New. PRINT ON DEMAND. Bestandsnummer des Verkäufers 18405258718
Anzahl: 4 verfügbar
Anbieter: CitiRetail, Stevenage, Vereinigtes Königreich
Paperback. Zustand: new. Paperback. Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unita di elaborazione piu grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalita di esecuzione. La modalita 1 e una modalita multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core puo eseguire operazioni a 16 bit individualmente. In questa modalita le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalita 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unita di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalita e necessaria una comunicazione aggiuntiva tra i core. La modalita puo cambiare dinamicamente; pertanto, questo processore puo fornire multifunzionalita con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore e stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test. This item is printed on demand. Shipping may be from our UK warehouse or from our Australian or US warehouses, depending on stock availability. Bestandsnummer des Verkäufers 9786209233258
Anzahl: 1 verfügbar
Anbieter: buchversandmimpf2000, Emtmannsberg, BAYE, Deutschland
Taschenbuch. Zustand: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unità di elaborazione più grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalità di esecuzione. La modalità 1 è una modalità multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core può eseguire operazioni a 16 bit individualmente. In questa modalità le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalità 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unità di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalità è necessaria una comunicazione aggiuntiva tra i core. La modalità può cambiare dinamicamente; pertanto, questo processore può fornire multifunzionalità con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore è stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 68 pp. Italienisch. Bestandsnummer des Verkäufers 9786209233258
Anzahl: 1 verfügbar
Anbieter: AHA-BUCH GmbH, Einbeck, Deutschland
Taschenbuch. Zustand: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unità di elaborazione più grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalità di esecuzione. La modalità 1 è una modalità multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core può eseguire operazioni a 16 bit individualmente. In questa modalità le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalità 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unità di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalità è necessaria una comunicazione aggiuntiva tra i core. La modalità può cambiare dinamicamente; pertanto, questo processore può fornire multifunzionalità con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore è stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test. Bestandsnummer des Verkäufers 9786209233258
Anzahl: 1 verfügbar
Anbieter: preigu, Osnabrück, Deutschland
Taschenbuch. Zustand: Neu. Processore RISC dual core con hardware configurabile tramite VERILOG | Nishant Kumar (u. a.) | Taschenbuch | Italienisch | 2025 | Edizioni Sapienza | EAN 9786209233258 | Verantwortliche Person für die EU: SIA OmniScriptum Publishing, Brivibas Gatve 197, 1039 RIGA, LETTLAND, customerservice[at]vdm-vsg[dot]de | Anbieter: preigu. Bestandsnummer des Verkäufers 134231864
Anzahl: 5 verfügbar