Correct Hardware Design and Verification Methods

Sprache: Englisch

Verlag: Springer, Springer Sep 2005, 2005

3540291059 / 9783540291053

Anbieter: buchversandmimpf2000, Emtmannsberg, BAYE, Deutschlandbuchversandmimpf2000

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 23. Januar 2017

Artikel dieses Verkäufers ansehen
Softcover

Zustand: Neu

EUR 53,49

EUR 60,00 Versand 
Versand von Deutschland nach USA

Anzahl: 1 verfügbar

In den Warenkorb
Kostenlose Rückgaben innerhalb von 30 Tagen

Artikelbeschreibung vom Verkäufer

This item is printed on demand - Print on Demand Titel. Neuware -Invited Talks.- Is Formal Verification Bound to Remain a Junior Partner of Simulation .- Verification Challenges in Configurable Processor Design with ASIP Meister.- Tutorial.- Towards the Pervasive Verification of Automotive Systems.- Functional Approaches to Design Description.- Wired: Wire-Aware Circuit Design.- Formalization of the DE2 Language.- Game Solving Approaches.- Finding and Fixing Faults.- Verifying Quantitative Properties Using Bound Functions.- Abstraction.- How Thorough Is Thorough Enough .- Interleaved Invariant Checking with Dynamic Abstraction.- Automatic Formal Verification of Liveness for Pipelined Processors with Multicycle Functional Units.- Algorithms and Techniques for Speeding (DD-Based) Verification 1.- Efficient Symbolic Simulation via Dynamic Scheduling, Don't Caring, and Case Splitting.- Achieving Speedups in Distributed Symbolic Reachability Analysis Through Asynchronous Computation.- Saturation-Based Symbolic Reachability Analysis Using Conjunctive and Disjunctive Partitioning.- Real Time and LTL Model Checking.- Real-Time Model Checking Is Really Simple.- Temporal Modalities for Concisely Capturing Timing Diagrams.- Regular Vacuity.- Algorithms and Techniques for Speeding Verification 2.- Automatic Generation of Hints for Symbolic Traversal.- Maximal Input Reduction of Sequential Netlists via Synergistic Reparameterization and Localization Strategies.- A New SAT-Based Algorithm for Symbolic Trajectory Evaluation.- Evaluation of SAT-Based Tools.- An Analysis of SAT-Based Model Checking Techniques in an Industrial Environment.- Model Reduction.- Exploiting Constraints in Transformation-Based Verification.- Identification and Counter Abstraction for Full Virtual Symmetry.- Verification of Memory Hierarchy Mechanisms.- On the Verificationof Memory Management Mechanisms.- Counterexample Guided Invariant Discovery for Parameterized Cache Coherence Verification.- Short Papers.- Symbolic Partial Order Reduction for Rule Based Transition Systems.- Verifying Timing Behavior by Abstract Interpretation of Executable Code.- Behavior-RTL Equivalence Checking Based on Data Transfer Analysis with Virtual Controllers and Datapaths.- Deadlock Prevention in the Æthereal Protocol.- Acceleration of SAT-Based Iterative Property Checking.- Error Detection Using BMC in a Parallel Environment.- Formal Verification of Synchronizers.- A Parameterized Benchmark Suite of Hard Pipelined-Machine-Verification Problems.- Improvements to the Implementation of Interpolant-Based Model Checking.- High-Level Modelling, Analysis, and Verification on FPGA-Based Hardware Design.- Proving Parameterized Systems: The Use of Pseudo-Pipelines in Polyhedral Logic.- Resolving Quartz Overloading.- FPGA Based Accelerator for 3-SAT Conflict Analysis in SAT Solvers.- Predictive Reachability Using a Sample-Based Approach.- Minimizing Counterexample of ACTL Property.- Data Refinement for Synchronous System Specification and Construction.- Introducing Abstractions via Rewriting.- A Case Study: Formal Verification of Processor Critical Properties.Springer-Verlag KG, Sachsenplatz 4-6, 1201 Wien 432 pp. Englisch.

Bestandsnummer des Verkäufers 9783540291053

Titel
Correct Hardware Design and Verification Methods
Autor
Dominique Borrione
Verlag
Springer, Springer Sep 2005
Veröffentlichungsjahr
2005
Zustand
Neu
Einband
Taschenbuch
Sprache
Englisch
ISBN-10
3540291059
ISBN-13
9783540291053
Artikelgewicht
651 Gramm
Abmessungen
235x155x24 mm

buchversandmimpf2000

Emtmannsberg, BAYE, Deutschland

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 23. Januar 2017

Versandkosten von Deutschland nach USA

Artikel60 bis 60 Werktage60 bis 60 Werktage
Erster ArtikelEUR 60,00EUR 75,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • PayPal
  • Vorauskasse

Shop-Beschreibung

Impressum Thorsten Retsch Buchversand Mimpf2000 Oberölschnitz 16 95517 Emtmannsberg Deutschland Telefon: 09209-2023188 Email: mimpf2000@online.de USt-ID-Nr.: DE 235096871 Wir führen gebrauchte Bücher aus allen Sparten der Literatur

Spezialisierung

Modernes Antiquariat - Bücher von 1960 bis heute

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

buchversandmimpf2000

Deutschland