Digital Timing Macromodeling for VLSI Design Verification

Sprache: Englisch

Verlag: Springer US Mai 1995, 1995

0792395808 / 9780792395805

Anbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, DeutschlandBuchWeltWeit Ludwig Meier e.K.

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 11. Januar 2012

Artikel dieses Verkäufers ansehen
Hardcover

Zustand: Neu

EUR 203,25

EUR 23,00 Versand 
Versand von Deutschland nach USA

Anzahl: 2 verfügbar

In den Warenkorb
Kostenlose Rückgaben innerhalb von 30 Tagen

Artikelbeschreibung vom Verkäufer

This item is printed on demand - it takes 3-4 days longer - Neuware -Digital Timing Macromodeling for VLSI Design Verification first of all provides an extensive history of the development of simulation techniques. It presents detailed discussion of the various techniques implemented in circuit, timing, fast-timing, switch-level timing, switch-level, and gate-level simulation. It also discusses mixed-mode simulation and interconnection analysis methods. The review in Chapter 2 gives an understanding of the advantages and disadvantages of the many techniques applied in modern digital macromodels. The book also presents a wide variety of techniques for performing nonlinear macromodeling of digital MOS subcircuits which address a large number of shortcomings in existing digital MOS macromodels. Specifically, the techniques address the device model detail, transistor coupling capacitance, effective channel length modulation, series transistor reduction, effective transconductance, input terminal dependence, gate parasitic capacitance, the body effect, the impact of parasitic RC-interconnects, and the effect of transmission gates. The techniques address major sources of errors in existing macromodeling techniques, which must be addressed if macromodeling is to be accepted in commercial CAD tools by chip designers. The techniques presented in Chapters 4-6 can be implemented in other macromodels, and are demonstrated using the macromodel presented in Chapter 3. The new techniques are validated over an extremely wide range of operating conditions: much wider than has been presented for previous macromodels, thus demonstrating the wide range of applicability of these techniques. 292 pp. Englisch.

Bestandsnummer des Verkäufers 9780792395805

Titel
Digital Timing Macromodeling for VLSI Design Verification
Autor
David V. Overhauser
Verlag
Springer US Mai 1995
Veröffentlichungsjahr
1995
Zustand
Neu
Einband
Buch
Sprache
Englisch
ISBN-10
0792395808
ISBN-13
9780792395805
Artikelgewicht
606 Gramm
Abmessungen
241x160x21 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Deutschland

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 11. Januar 2012

Versandkosten von Deutschland nach USA

Artikel5 bis 15 Werktage5 bis 15 Werktage
Erster ArtikelEUR 23,00EUR 23,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Banküberweisung
  • PayPal
  • Vorauskasse

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

BuchWeltWeit Ludwig Meier e.K.

Deutschland