Direct Transistor-Level Layout for Digital Blocks

Sprache: Englisch

Verlag: Springer US Jun 2004, 2004

1402076657 / 9781402076657

Anbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, DeutschlandBuchWeltWeit Ludwig Meier e.K.

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 11. Januar 2012

Artikel dieses Verkäufers ansehen
Hardcover

Zustand: Neu

EUR 117,69

EUR 23,00 Versand 
Versand von Deutschland nach USA

Anzahl: 2 verfügbar

In den Warenkorb

Artikelbeschreibung vom Verkäufer

This item is printed on demand - it takes 3-4 days longer - Neuware -Cell-based design methodologies have dominated layout generation of digital circuits. Unfortunately, the growing demands for transparent process portability, increased performance, and low-level device sizing for timing/power are poorly handled in a fixed cell library. Direct Transistor-Level Layout For Digital Blocks proposes a direct transistor-level layout approach for small blocks of custom digital logic as an alternative that better accommodates demands for device-level flexibility. This approach captures essential shape-level optimizations, yet scales easily to netlists with thousands of devices, and incorporates timing optimization during layout. The key idea is early identification of essential diffusion-merged MOS device groups, and their preservation in an uncommitted geometric form until the very end of detailed placement. Roughly speaking, essential groups are extracted early from the transistor-level netlist, placed globally, optimized locally, and then finally committed each to a specific shape-level form while concurrently optimizing for both density and routability. The essential flaw in prior efforts is an over-reliance on geometric assumptions from large-scale cell-based layout algorithms. Individual transistors may seem simple, but they do not pack as gates do. Algorithms that ignore these shape-level issues suffer the consequences when thousands of devices are poorly packed. The approach described in this book can pack devices much more densely than a typical cell-based layout.Direct Transistor-Level Layout For Digital Blocks is a comprehensive reference work on device-level layout optimization, which will be valuable to CAD tool and circuit designers. 140 pp. Englisch.

Bestandsnummer des Verkäufers 9781402076657

Titel
Direct Transistor-Level Layout for Digital Blocks
Autor
Rob A. Rutenbar
Verlag
Springer US Jun 2004
Veröffentlichungsjahr
2004
Zustand
Neu
Einband
Buch
Sprache
Englisch
ISBN-10
1402076657
ISBN-13
9781402076657
Artikelgewicht
383 Gramm
Abmessungen
241x160x13 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Deutschland

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 11. Januar 2012

Versandkosten von Deutschland nach USA

Artikel5 bis 15 Werktage5 bis 15 Werktage
Erster ArtikelEUR 23,00EUR 23,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

VisaMastercardAmerican ExpressCarte BleueApple PayGoogle Pay
BanküberweisungPayPalVorauskasse

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

BuchWeltWeit Ludwig Meier e.K.

Deutschland