Layout Optimization in VLSI Design

Sprache: Englisch

Verlag: Springer US, Springer US Nov 2010, 2010

1441952063 / 9781441952066

Anbieter: buchversandmimpf2000, Emtmannsberg, BAYE, Deutschlandbuchversandmimpf2000

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 23. Januar 2017

Softcover

Zustand: Neu

EUR 160,49

EUR 60,00 Versand 
Versand von Deutschland nach USA

Anzahl: 1 verfügbar

In den Warenkorb
30 Tage kostenlose Rückgabe

Artikelbeschreibung des Verkäufers

This item is printed on demand - Print on Demand Titel. Neuware -Introduction The exponential scaling of feature sizes in semiconductor technologies has side-effects on layout optimization, related to effects such as inter connect delay, noise and crosstalk, signal integrity, parasitics effects, and power dissipation, that invalidate the assumptions that form the basis of previous design methodologies and tools. This book is intended to sample the most important, contemporary, and advanced layout opti mization problems emerging with the advent of very deep submicron technologies in semiconductor processing. We hope that it will stimulate more people to perform research that leads to advances in the design and development of more efficient, effective, and elegant algorithms and design tools. Organization of the Book The book is organized as follows. A multi-stage simulated annealing algorithm that integrates floorplanning and interconnect planning is pre sented in Chapter 1. To reduce the run time, different interconnect plan ning approaches are applied in different ranges of temperatures. Chapter 2 introduces a new design methodology - the interconnect-centric design methodology and its centerpiece, interconnect planning, which consists of physical hierarchy generation, floorplanning with interconnect planning, and interconnect architecture planning. Chapter 3 investigates a net-cut minimization based placement tool, Dragon, which integrates the state of the art partitioning and placement techniques.Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg 300 pp. Englisch.…

Bestandsnummer des Verkäufers 9781441952066

Titel
Layout Optimization in VLSI Design
Autor
Bing Lu
Verlag
Springer US, Springer US Nov 2010
Erscheinungsjahr
2010
Zustand
Neu
Einband
Taschenbuch
Sprache
Englisch
ISBN-10
1441952063
ISBN-13
9781441952066
Artikelgewicht
458 Gramm
Abmessungen
235x155x17 mm

buchversandmimpf2000

Emtmannsberg, BAYE, Deutschland

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 23. Januar 2017

Versandkosten von Deutschland nach USA

Artikel60 bis 60 Werktage60 bis 60 Werktage
Erster ArtikelEUR 60,00EUR 75,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • PayPal
  • Vorauskasse

Shopbeschreibung

Impressum Thorsten Retsch Buchversand Mimpf2000 Oberölschnitz 16 95517 Emtmannsberg Deutschland Telefon: 09209-2023188 Email: mimpf2000@online.de USt-ID-Nr.: DE 235096871 Wir führen gebrauchte Bücher aus allen Sparten der Literatur

Spezialisierung

Modernes Antiquariat - Bücher von 1960 bis heute

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

buchversandmimpf2000

Deutschland