Loop Tiling for Parallelism

Sprache: Englisch

Verlag: Springer US Aug 2000, 2000

0792379330 / 9780792379331

Serie: Buch 132 von 260 - The Springer International Series in Engineering and Computer Science

Anbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, DeutschlandBuchWeltWeit Ludwig Meier e.K.

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei AbeBooks seit 11. Januar 2012

Hardcover

Zustand: Neu

EUR 160,49

EUR 23,00 Versand 
Versand von Deutschland nach USA

Anzahl: 2 verfügbar

In den Warenkorb
30 Tage kostenlose Rückgabe

Artikelbeschreibung des Verkäufers

This item is printed on demand - it takes 3-4 days longer - Neuware -Loop tiling, as one of the most important compiler optimizations, is beneficial for both parallel machines and uniprocessors with a memory hierarchy. This book explores the use of loop tiling for reducing communication cost and improving parallelism for distributed memory machines. The author provides mathematical foundations, investigates loop permutability in the framework of nonsingular loop transformations, discusses the necessary machineries required, and presents state-of-the-art results for finding communication- and time-minimal tiling choices. Throughout the book, theorems and algorithms are illustrated with numerous examples and diagrams. The techniques presented in Loop Tiling for Parallelism can be adapted to work for a cluster of workstations, and are also directly applicable to shared-memory machines once the machines are modeled as BSP (Bulk Synchronous Parallel) machines. Features and key topics: Detailed review of the mathematical foundations, including convex polyhedra and cones; Self-contained treatment of nonsingular loop transformations, code generation, and full loop permutability; Tiling loop nests by rectangles and parallelepipeds, including their mathematical definition, dependence analysis, legality test, and code generation; A complete suite of techniques for generating SPMD code for a tiled loop nest; Up-to-date results on tile size and shape selection for reducing communication and improving parallelism; End-of-chapter references for further reading. Researchers and practitioners involved in optimizing compilers and students in advanced computer architecture studies will find this a lucid and well-presented reference work with numerous citations to original sources. 280 pp. Englisch. …

Bestandsnummer des Verkäufers 9780792379331

Titel
Loop Tiling for Parallelism
Autor
Jingling Xue
Verlag
Springer US Aug 2000
Erscheinungsjahr
2000
Zustand
Neu
Einband
Buch
Sprache
Englisch
ISBN-10
0792379330
ISBN-13
9780792379331
Artikelgewicht
588 Gramm
Abmessungen
241x160x20 mm
Serie
Buch 132 von 260: The Springer International Series in Engineering and Computer Science

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Deutschland

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei AbeBooks seit 11. Januar 2012

Versandkosten von Deutschland nach USA

Artikel5 bis 15 Werktage5 bis 15 Werktage
Erster ArtikelEUR 23,00EUR 23,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Banküberweisung
  • PayPal
  • Vorauskasse

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

BuchWeltWeit Ludwig Meier e.K.

Deutschland