Modeling of Electrical Overstress in Integrated Circuits

Sprache: Englisch

Verlag: Springer US Nov 1994, 1994

0792395050 / 9780792395058

Anbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, DeutschlandBuchWeltWeit Ludwig Meier e.K.

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 11. Januar 2012

Artikel dieses Verkäufers ansehen
Hardcover

Zustand: Neu

EUR 203,25

EUR 23,00 Versand 
Versand von Deutschland nach USA

Anzahl: 2 verfügbar

In den Warenkorb
Kostenlose Rückgaben innerhalb von 30 Tagen

Artikelbeschreibung vom Verkäufer

This item is printed on demand - it takes 3-4 days longer - Neuware -Electrical overstress (EOS) and Electrostatic discharge (ESD) pose one of the most dominant threats to integrated circuits (ICs). These reliability concerns are becoming more serious with the downward scaling of device feature sizes. Modeling of Electrical Overstress in Integrated Circuits presents a comprehensive analysis of EOS/ESD-related failures in I/O protection devices in integrated circuits. The design of I/O protection circuits has been done in a hit-or-miss way due to the lack of systematic analysis tools and concrete design guidelines. In general, the development of on-chip protection structures is a lengthy expensive iterative process that involves tester design, fabrication, testing and redesign. When the technology is changed, the same process has to be repeated almost entirely. This can be attributed to the lack of efficient CAD tools capable of simulating the device behavior up to the onset of failure which is a 3-D electrothermal problem. For these reasons, it is important to develop and use an adequate measure of the EOS robustness of integrated circuits in order to address the on-chip EOS protection issue. Fundamental understanding of the physical phenomena leading to device failures under ESD/EOS events is needed for the development of device models and CAD tools that can efficiently describe the device behavior up to the onset of thermal failure. Modeling of Electrical Overstress in Integrated Circuits is for VLSI designers and reliability engineers, particularly those who are working on the development of EOS/ESD analysis tools. CAD engineers working on development of circuit level and device level electrothermal simulators will also benefit from the material covered. This book will also be of interest to researchers and first and second year graduate students working in semiconductor devices and IC reliability fields. 178 pp. Englisch.…

Bestandsnummer des Verkäufers 9780792395058

Titel
Modeling of Electrical Overstress in Integrated Circuits
Autor
Carlos H. Diaz
Verlag
Springer US Nov 1994
Veröffentlichungsjahr
1994
Zustand
Neu
Einband
Buch
Sprache
Englisch
ISBN-10
0792395050
ISBN-13
9780792395058
Artikelgewicht
439 Gramm
Abmessungen
241x160x15 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Deutschland

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 11. Januar 2012

Versandkosten von Deutschland nach USA

Artikel5 bis 15 Werktage5 bis 15 Werktage
Erster ArtikelEUR 23,00EUR 23,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Banküberweisung
  • PayPal
  • Vorauskasse

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

BuchWeltWeit Ludwig Meier e.K.

Deutschland