Optimal VLSI Architectural Synthesis : Area, Performance and Testability

Sprache: Englisch

Verlag: Springer, 2012

1461367972 / 9781461367970

Anbieter: AHA-BUCH GmbH, Einbeck, DeutschlandAHA-BUCH GmbH

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 14. August 2006

Artikel dieses Verkäufers ansehen
Softcover

Zustand: Neu

EUR 224,71

EUR 30,50 Versand 
Versand von Deutschland nach USA

Anzahl: 1 verfügbar

In den Warenkorb
Kostenlose Rückgaben innerhalb von 30 Tagen

Artikelbeschreibung vom Verkäufer

Druck auf Anfrage Neuware - Printed after ordering - Although research in architectural synthesis has been conducted for over ten years it has had very little impact on industry. This in our view is due to the inability of current architectural synthesizers to provide area-delay competitive (or 'optimal') architectures, that will support interfaces to analog, asynchronous, and other complex processes. They also fail to incorporate testability. The OASIC (optimal architectural synthesis with interface constraints) architectural synthesizer and the CATREE (computer aided trees) synthesizer demonstrate how these problems can be solved. Traditionally architectural synthesis is viewed as NP hard and there fore most research has involved heuristics. OASIC demonstrates by using an IP approach (using polyhedral analysis), that most input algo rithms can be synthesized very fast into globally optimal architectures. Since a mathematical model is used, complex interface constraints can easily be incorporated and solved. Research in test incorporation has in general been separate from syn thesis research. This is due to the fact that traditional test research has been at the gate or lower level of design representation. Nevertheless as technologies scale down, and complexity of design scales up, the push for reducing testing times is increased. On way to deal with this is to incorporate test strategies early in the design process. The second half of this text examines an approach for integrating architectural synthesis with test incorporation. Research showed that test must be considered during synthesis to provide good architectural solutions which minimize Xlll area delay cost functions.

Bestandsnummer des Verkäufers 9781461367970

Titel
Optimal VLSI Architectural Synthesis : Area, Performance and Testability
Autor
Mohamed I. Elmasry
Verlag
Springer
Veröffentlichungsjahr
2012
Zustand
Neu
Einband
Taschenbuch
Sprache
Englisch
ISBN-10
1461367972
ISBN-13
9781461367970
Artikelgewicht
470 Gramm
Abmessungen
235x155x17 mm

AHA-BUCH GmbH

Einbeck, Deutschland

Verkäufer/-in mit 5 Sternen

AbeBooks-Verkäufer/-in seit 14. August 2006

Versandkosten von Deutschland nach USA

Artikel5 bis 7 Werktage7 bis 10 Werktage
Erster ArtikelEUR 30,50EUR 30,50
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Banküberweisung
  • PayPal
  • Vorauskasse

Shop-Beschreibung

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Spezialisierung

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Deutschland 37574