Yield Simulation for Integrated Circuits

Sprache: Englisch

Verlag: Springer, Chapman And Hall/CRC Dez 2010, 2010

1441952012 / 9781441952011

Anbieter: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, DeutschlandBuchWeltWeit Ludwig Meier e.K.

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei AbeBooks seit 11. Januar 2012

Softcover

Zustand: Neu

EUR 160,49

EUR 23,00 Versand 
Versand von Deutschland nach USA

Anzahl: 2 verfügbar

In den Warenkorb
30 Tage kostenlose Rückgabe

Artikelbeschreibung des Verkäufers

This item is printed on demand - it takes 3-4 days longer - Neuware -In the summer of 1981 I was asked to consider the possibility of manufacturing a 600,000 transistor microprocessor in 1985. It was clear that the technology would only be capable of manufacturing 100,000-200,000 transistor chips with acceptable yields. The control store ROM occupied approximately half of the chip area, so I considered adding spare rows and columns to increase ROM yield. Laser-programmed polysilicon fuses would be used to switch between good and bad circuits. Since only half the chip area would have redundancy, I was concerned that the increase in yield would not outweigh the increased costs of testing and redundancy programming. The fabrication technology did not yet exist, so I was unable to experimentally verify the benefits of redundancy. When the technology did become available, it would be too late in the development schedule to spend time running test chips. The yield analysis had to be done analytically or by simulation. Analytic yield analysis techniques did not offer sufficient accuracy for dealing with complex structures. The simulation techniques then available were very labor-intensive and seemed more suitable for redundant memories and other very regular structures [Stapper 80J. I wanted a simulator that would allow me to evaluate the yield of arbitrary redundant layouts, hence I termed such a simulator a layout or yield simulator. Since I was unable to convince anyone to build such a simulator for me, I embarked on the research myself. 224 pp. Englisch.…

Bestandsnummer des Verkäufers 9781441952011

Titel
Yield Simulation for Integrated Circuits
Autor
D. M. Walker
Verlag
Springer, Chapman And Hall/CRC Dez 2010
Erscheinungsjahr
2010
Zustand
Neu
Einband
Taschenbuch
Sprache
Englisch
ISBN-10
1441952012
ISBN-13
9781441952011
Artikelgewicht
347 Gramm
Abmessungen
235x155x13 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Deutschland

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei AbeBooks seit 11. Januar 2012

Versandkosten von Deutschland nach USA

Artikel5 bis 15 Werktage5 bis 15 Werktage
Erster ArtikelEUR 23,00EUR 23,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Banküberweisung
  • PayPal
  • Vorauskasse

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

BuchWeltWeit Ludwig Meier e.K.

Deutschland