ISBN: 9783848434565 - power and thermal management in multicores: preparing microprocessors for the dark silicon era (3 Ergebnisse)

ISBN: 
Mit der Detailsuche verfeinern

Optimieren Sie Ihre Suche

  • Bücher (3)

bis

Benutzerdefinierte Preisspanne (EUR)

bis

  • Sprache: Englisch

    Verlag: LAP LAMBERT Academic Publishing, 2012

    3848434563 / 9783848434565

    • Softcover

    Anbieter: moluna, Greven, Deutschlandmoluna

    Verkäufer/-in mit 5 Sternen
    Verkäufer/-in kontaktieren

    Zustand: Neu

    EUR 56,09

    EUR 48,99 Versand 
    Versand von Deutschland nach USA

    Anzahl: Mehr als 20 verfügbar

    Zustand: New.

  • Sprache: Englisch

    Verlag: LAP LAMBERT Academic Publishing, 2012

    3848434563 / 9783848434565

    • Softcover

    Anbieter: Mispah books, Redhill, SURRE, Vereinigtes KönigreichMispah books

    Verkäufer/-in mit 4 Sternen
    Verkäufer/-in kontaktieren

    Zustand: Gebraucht - Wie neu

    EUR 190,34

    EUR 30,00 Versand 
    Versand von Vereinigtes Königreich nach USA

    Anzahl: 1 verfügbar

    Paperback. Zustand: Like New. LIKE NEW. SHIPS FROM MULTIPLE LOCATIONS. book.

  • Sprache: Englisch

    Verlag: LAP Lambert Academic Publishing, 2012

    3848434563 / 9783848434565

    • Softcover
    • Print-on-Demand

    Anbieter: AHA-BUCH GmbH, Einbeck, DeutschlandAHA-BUCH GmbH

    Verkäufer/-in mit 5 Sternen
    Verkäufer/-in kontaktieren

    Zustand: Neu

    EUR 75,49

    EUR 35,00 Versand 
    Versand von Deutschland nach USA

    Anzahl: 2 verfügbar

    Taschenbuch. Zustand: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Thermal and power related issues are common in most modern microprocessors. We are not only talking about servers, but also mobile devices, desktop computers, laptop, GPUs, APUs, etc. For many years microprocessor design has been (and is) limited by power dissipation and temperature. Many studies refer to these key factors as the 'Power Wall'. Even today, this 'Power Wall' is still limiting the number of cores that can be placed on the same die. In this project we worked in the design, implementation and testing of microarchitecture techniques for accurately adapting the processor performance to power constraints in the single core scenario, multi-core scenario and 3D die-stacked core scenario. We first introduce 'Power-Tokens', to approximate the power being consumed by the processor in real time. Later we will discuss different mechanisms based on pipeline throttling, confidence estimation, instruction criticality information, to adapt the processor to a predefined power budget.…