Formal Semantics and Proof Techniques for Optimizing VHDL Models
Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey
Verkauft von Ammareal, Morangis, Frankreich
AbeBooks-Verkäufer seit 29. August 2016
Gebraucht - Hardcover
Zustand: Gebraucht - Sehr gut
Anzahl: 1 verfügbar
In den Warenkorb legen